

(43) Date of publication of application: 18 . 03 . 97

(72) Inventor: **WAKAI HIROTAKE**

controlling the delay amount of the delay correction device 15 by the error signals.

COPYRIGHT: (C)1997,JPO

SOLUTION: A part of transmission output signals outputted from an antenna 7 is attenuated in an attenuator 8 and then, fed back to a reception part by a switch 9. The signals are demodulated in a demodulator 10 and converted into digital data signals by an A/D converter 11. Among them, for the preamble demodulation data, respective amplitude values are compared and the maximum amplitude value is detected. The plural pieces of the preamble demodulation data with the maximum amplitude value as a center are tentatively stored in a maximum value reception memory 20. Then, the delay amount of demodulation data signals is corrected by outputting the preamble demodulation data near the maximum amplitude value stored in the maximum value reception memory 20 through a delay correction device 15, comparing them with the preamble signals on a transmission side (near the maximum amplitude) in a delay detection circuit 17 and

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-74371

(43) 公開日 平成9年(1997)3月18日

(51) Int.Cl.⁶

H04B 1/62

識別記号

庁内整理番号

F I

H04B 1/62

技術表示箇所

審査請求 未請求 請求項の数2 O L (全 6 頁)

(21) 出願番号 特願平7-226907

(22) 出願日 平成7年(1995)9月5日

(71) 出願人 000005429

日立電子株式会社

東京都千代田区神田和泉町1番地

(72) 発明者 若井 祥丈


東京都小平市御幸町32番地 日立電子株式会社開発研究所内

(54) 【発明の名称】 無線機

(57) 【要約】

【課題】 送信増幅器の非線形歪みを補償するプレディスタータ方式の非線形補償回路を有する無線機において、復調信号の遅延量の検出誤差を低減し、非線形歪補償の精度を大幅に改善することを目的とする。

【解決手段】 プリアンプル復調データを取り込み、プリアンプル復調データ中の最大振幅値を検出する最大振幅値検出部と、その最大振幅値の復調データを中心にして、前後の復調データを抽出し記憶する最大値受信メモリとを備え、最大振幅値近傍のプリアンプル復調データと送信プリアンプルデータとを比較し、復調データの遅延量を求める。



【特許請求の範囲】

【請求項1】 送信データ信号に所定の変調処理を施す変調器と、該変調器の出力信号を所定の増幅率で増幅する送信増幅器と、上記送信データ信号に予め歪を与えることにより上記送信増幅器の非線形歪を補償する補償手段と、上記送信増幅器の出力の一部を入力し所定の復調処理を施す復調器と、復調データ信号と上記送信データ信号とを比較し上記補償手段で補償する歪量を算出する演算手段とを含む非線形補償回路を有する無線機において、

上記復調データ信号を所定期間取り込み、該復調データ信号の最大振幅値を検出する検出手段と、検出した最大振幅値の復調データを中心とする所定数の復調データ信号を記憶する最大値受信メモリとを備えることを特徴とする無線機。

【請求項2】 上記請求項1記載の無線機において、複数無線機間の多元接続方式がT DMA方式であることを特徴とする無線機。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、送信増幅器の非線形歪を、予め変調入力信号を歪ませることで補償し、この補償量を送信増幅器出力を復調した復調信号と上記変調入力信号とを比較することにより求めるプレディストータ方式の非線形補償回路を有する無線機の改良に関するものである。

【0002】

【従来の技術】 一般に、移動通信用のデジタル化無線機において、QPSKや多値QAMのような線形変調方式を用いる場合、送信増幅器の非線形歪により送信スペクトルが広がり、隣接チャンネルに雑音電力として妨害を与えるので、送信増幅器の線形補償が必要となる。従来の無線機の送信部においては、この対策として、送信増幅器の出力段で歪を打ち消すように、送信増幅器の入力信号をあらかじめ歪ませておく、いわゆるプレディストータ方式による補償方式がよく用いられる。その場合、例えば、「Linear Amplification Technique for Digital Mobile Communications」CH2379-1/89/0000/0159 1989 IEEE PP.159に記載されているように、送信部に復調回路を設けるか、受信部を利用して送信増幅器の出力の一部を復調した帰還信号と変調入力信号とを比較し、その比較値から歪補正量を求めて補償する閉ループ制御がよく用いられる。

【0003】 この従来の補償方式を用いた無線機の一例を図2に示す。また、通信方式として、図3に示すような振幅の変化をする所定のプリアンブル信号を、図4で示すように、データ信号に先立ちフレーム毎に送信すると共に、送信の空き時間（他チャンネル接続時）を利用して歪補正及び遅延補正のための演算処理を行う場合を例にして説明する。図2において、送信部では、変調入

力信号（送信データ信号）が入力端子1より入力されると、乗算器2で歪補正值記憶メモリ13からの歪補正值と乗算された後、D/A変換器3でアナログ信号に変換される。次に、変調器4で所定の変調処理が施され、送信増幅器5で所定電力に増幅された後、分波器6を介しアンテナ7より出力される。この送信変調波信号の一部は、減衰器8を介して減衰された後、スイッチ9により受信部に帰還される。受信部に帰還された信号は、復調器10で復調され、A/D変換器11によりデジタル信号に変換された後、一旦、受信メモリ16に記憶される。この復調データ信号の時間遅延に関する補正は、プリアンブル信号について、復調データ信号を受信メモリ16から遅延補正器15を介して出力し、遅延検出回路17で送信側のプリアンブル信号と比較を行い、その誤差信号により上記遅延補正器15の遅延補正量を制御することにより行う。

【0004】 このようにして、送信プリアンブル信号に対する遅延量を補正されたプリアンブル復調データ信号は、比較及び歪補正值演算回路12で送信プリアンブル信号と比較され、送信増幅器5の非線形歪の歪補正值が算出される。次に、この算出された歪補正值を用いて、全ての送信データ信号の振幅値に対応する歪補正值が求められ、歪補正值記憶メモリ13において、メモリアドレス算出回路14によって算出された各アドレスに、各々の歪補正值の書き込みが行われる。さらに、次のフレームで送信データ信号が入力端子1から入力されると、その送信データ信号の振幅値に対応した歪補正值が歪補正值記憶メモリ13から読み出され、送信データ信号に乗算されることにより、当該送信データ信号に対して、予め送信増幅器5の非線形歪を打ち消すように補正が為される。

【0005】

【発明が解決しようとする課題】 前述の従来技術においては、プリアンブル信号の送信スタート時点付近より、復調データ信号を取り込むように構成されているため、遅延検出回路17における信号検出のスレッシュホールドレベルは、プリアンブル信号の立ち上がり付近の低いレベル値に設定している。そのため、雑音が重畳された場合、遅延検出の検出タイミングがずれてしまうので、検出する遅延量に大きな誤差が発生する問題を招来していた。本発明は、この問題を解決するためになされたもので、強い雑音が重畳される状況下においても、復調信号の遅延量の検出誤差を抑え、送信増幅器の非線形歪補償の精度を大幅に改善した無線機を提供することを目的とする。

【0006】

【課題を解決するための手段】 本発明は、上記の目的を達成するために、復調データを所定期間取り込み、該取り込んだ復調データの振幅最大値を検出する検出手段と、検出した最大振幅値の復調データを中心にして前後

の復調データを記憶するための最大値受信メモリとを備え、プリアンプル復調データのうち、最大振幅値近傍の復調データについて、送信プリアンプル信号に対する遅延検出を行うように構成したものである。その結果、雑音の影響を受けにくくなり、検出される遅延量の誤差を最小限に抑えることができる。

【0007】

【発明の実施の形態】以下、この発明の一実施例を図1、図3、図4を参照して説明する。前述した従来例と同様に、通信方式として、図3に示すような振幅の変化をする所定のプリアンプル信号を、図4で示すように、データ信号に先立ちフレーム毎に送信すると共に、送信の空き時間（他チャンネル接続時）を利用して歪補正及び遅延補正のための演算処理を行う場合を例にして説明する。

【0008】図1において、送信するプリアンプル信号とデータ信号は、入力端子1より入力され、乗算器2において歪補正值記憶メモリ13からの歪補正值と乗算された後、D/A変換器3でアナログ信号に変換される。次に、変調器4で、例えば、多値QAM等の所定の変調処理が施され、送信増幅器5で所定電力に増幅された後、分波器6を介してアンテナ7より出力される。この送信出力信号の一部は、減衰器8で減衰された後、スイッチ9により受信部に帰還される。

【0009】この受信部に帰還された信号は、復調器10で復調され、A/D変換器11によりデジタルデータ信号に変換される。このうち、プリアンプル信号を復調したプリアンプル復調データは、最大振幅値検出部21に与えられ、レジスタ等に取り込まれ一時保持される。この取り込まれたプリアンプル復調データについて各々の振幅値が比較され、最大振幅値が検出される。次に、この検出した最大振幅値のプリアンプル復調データを中心として、前後のデータを含めたプリアンプル復調データが抽出され、例えば、シフトレジスタ等で構成される最大値受信メモリ20に供給される。この最大振幅値を中心とする複数個（例えば3シンボル分）のプリアンプル復調データは、最大値受信メモリ20に一旦記憶される。

【0010】復調データ信号の遅延量の補正は、この最大値受信メモリ20に記憶した最大振幅値近傍のプリアンプル復調データを遅延補正器15を介して出力し、遅延検出回路17で送信側の（最大振幅値近傍の）プリアンプル信号と比較を行い、その誤差信号により遅延補正器15の遅延量を制御することによって行われる。したがって、雑音が重畳されても、通常、プリアンプル信号の最大振幅レベルは雑音レベルよりも十分高い値に設定されているため、従来と比べて、遅延検出回路17における信号検出スレシールドレベルを十分高い値に設定することができることから、遅延量検出の検出タイミングのずれを著しく低減することができ、常に、復調信号

の遅延量を精度良く検出および補正することができる。このようにして、精度良く遅延量を補正されたプリアンプル復調データは、比較および歪補正值演算回路12で送信プリアンプル信号と比較され、この差信号から送信増幅器5の歪補正值が算出される。次に、この算出した歪補正值を用いて、全ての送信データ信号の振幅値に対応する歪補正值が求められ、歪補正值記憶メモリ13において、メモリアドレス算出回路14で算出したアドレスに、それぞれの歪補正值が書き込まれる。

【0011】さらに、図4に示すように、無線局間の多元接続方式が、例えばTDMA方式である場合、次の送信フレームタイミングで、送信データ信号が入力端子1から入力されると、その送信データ信号の振幅値に対応した歪補正值が歪補正值記憶メモリ13から読み出され、送信データ信号に乗算されることにより、当該送信データ信号に対し、予め送信増幅器5の非線形歪を打ち消す補償が為され、適応的に送信増幅器5の非線形歪の補正を行うことができる。また、本発明は、上記のようにTDMA方式のみに限定されるものではなく、プリアンプル信号又はプリアンプル信号に相当する基準信号が周期的に送信される通信システムにおいては、多元接続方式がFDMA方式やCDMA方式であっても適用できることは明らかであり、その応用範囲は広い。

【0012】

【発明の効果】本発明によれば、プリアンプル復調データの最大振幅値を検出し、その最大振幅値近傍のプリアンプル復調データを記憶し、それを送信プリアンプル信号と比較するように構成したため、復調データの遅延量検出時において、周囲雑音等による検出タイミングのずれを著しく低減することができ、もって遅延量の検出誤差、ひいては、非線形歪補正量の演算誤差を著しく低減できることから、歪補償の効果を大幅に向上させることができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図。

【図2】従来の無線機の構成例を示すブロック図。


【図3】送信プリアンプル信号の一例を示す図。

【図4】TDMA送信スロットの一例を示す図。


【符号の説明】

1…入力端子、2…乗算器、3…D/A変換器、4…変調器、5…送信増幅器、6…分波器、7…アンテナ、8…減衰器、9…スイッチ、10…復調器、11…A/D変換器、12…比較および歪補正值演算回路、13…歪補正值記憶メモリ、14…メモリアドレス算出回路、15…遅延補正器、16…受信メモリ、17…遅延検出回路、20…最大値受信メモリ、21…最大振幅値検出部。


【図1】




【図2】



【図3】



【図4】



PTO 04-2686

Japanese Kokai Patent Application
No. Hei 9[1997]-74371

WIRELESS EQUIPMENT

Hirotake Wakai

UNITED STATES PATENT AND TRADEMARK OFFICE
WASHINGTON, D.C. APRIL 2004
TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

JAPANESE PATENT OFFICE
PATENT JOURNAL (A)
KOKAI PATENT APPLICATION NO. HEI 9[1997]-74371

Int. Cl. ⁶ :	H 04 B 1/62
Filing No.	Hei 7[1995]-226907
Filing Date:	September 5, 1995
Publication Date:	March 18, 1997
No. of Claims:	2 (Total of 6 pages; OL)
Examination Request:	Not filed

WIRELESS EQUIPMENT

[Musenki]

Inventor:	Hirotake Wakai
Applicant:	Hitachi Electronics Co., Ltd.

[There are no amendments to this patent.]

Claims

1. A type of wireless equipment characterized by the following facts:

the wireless equipment has a modulator that performs the prescribed modulation processing for the transmission data signal, a transmission amplifier that amplifies the output signal of said modulator at a prescribed amplification rate, a compensating means that compensates for the nonlinear distortion of said transmission amplifier by applying a prescribed distortion in said transmission data signal, a demodulator that has a portion of the output of said transmission amplifier input to it and performs the prescribed demodulation processing, and an arithmetic operation means that compares the demodulation data signal and said transmission data signal and computes the distortion amount to be compensated with said compensating means;

the wireless equipment has a detecting means that fetches said demodulation data signal in a prescribed period and detects the maximum amplitude of said demodulation data signal, and

a maximum value reception memory that stores a prescribed number of demodulation data signals around the demodulation data with the detected maximum value.

2. The wireless equipment described in Claim 1 characterized by the fact that the TDMA system is adopted as the multiple access system between plural wireless equipment.

Detailed explanation of the invention

[0001]

Technical field of the invention

This invention pertains to improvement of wireless equipment characterized by the fact that it has a predistorter type nonlinear compensator that compensates for the nonlinear distortion of the transmission amplifier by applying distortion to the modulation input signal beforehand, and determines the compensation amount by comparing the demodulation signal obtained by demodulation of the output of the transmission amplifier with said modulation input signal.

[0002]

Prior art

Usually, for a digitalized wireless equipment for mobile communication, when QPSK, multi-value QAM or other linear modulation system is adopted, the nonlinear distortion of the transmission amplifier causes widening of the transmission spectrum and interference of the adjacent channels as noise power. Consequently, it is necessary to perform linear compensation for the transmission amplifier. In the transmission unit of the conventional wireless equipment, as a measure to solve the aforementioned problem, the so-called predistorter scheme is adopted. In this predistorter scheme, a certain distortion is applied on the input signal to the transmission amplifier beforehand so that the distortion is canceled in the output section of the transmission amplifier. In this case, for example, as described in

「Linear Amplification Technique for Digital Mobile Communications」 CH2379-1/89/0000/0159 19
89 IEEE PP.159

a close loop control scheme is usually adopted. In this scheme, a demodulator is set in the transmission unit, or the reception unit is used to demodulate a portion of the output signal of the transmission amplifier, and the obtained feedback signal is compared with the modulation input signal, and, from the comparison result, the distortion correction amount is determined for compensation.

[0003]

Figure 2 is a diagram illustrating an example of the wireless equipment using said conventional compensation system. In the example of the communication system presented for explanation, a preamble signal for variation in the amplitude shown in Figure 3 is transmitted for each frame before the data signal as shown in Figure 4, and, at the same time, the idle time of transmission (when connection is made to another channel) is used to perform the arithmetic operation processing for distortion correction and delay correction. As shown in Figure 2, in the transmission unit, when the modulation input signal (transmission data signal) is input to input terminal (1), multiplier (2) is used to multiply it with the distortion correction value from distortion correction value storage memory (13), followed by conversion to an analog signal with D/A converter (3). Then, a prescribed modulation processing is performed with modulator (4), and the signal is amplified to a prescribed power level with transmission amplifier (5), followed by output through branching filter (6) and output from antenna (7). A portion of the transmission modulation wave signal is attenuated with attenuator (8), and is then fed back through switch (9) to the reception unit. The signal fed back to the reception unit is demodulated with demodulator (10), and is converted to a digital signal with A/D converter (11). The signal is then stored in reception memory (16). Correction pertaining to the time delay of the demodulation data signal is performed as follows. For the preamble signal, the demodulation data signal is output from reception memory (16) through delay corrector (15), and it is compared with the preamble signal on the transmission side with delay detector (17). By means of the obtained error signal, the delay correction amount of said delay corrector (15) is controlled.

[0004]

Then, the preamble demodulation data signal with delay amount corrected with respect to the transmission preamble signal is compared with the transmission preamble signal by comparison/distortion correction value computing circuit (12) to compute the distortion correction value of the nonlinear distortion of transmission amplifier (5). Then, the computed distortion correction value is used to determine the distortion correction values corresponding to the amplitude values of all of the transmission data signals. In distortion correction value storage memory (13), the various distortion correction values are written in the various addresses computed with memory address computing circuit (14). Then, as the transmission data signal of the next frame is input to input terminal (1), the distortion correction value corresponding to the amplitude of the transmission data signal is read from distortion correction storage memory (13), and is multiplied with the transmission data signal. As a result, for the transmission data signal, correction is performed so that the nonlinear distortion of transmission amplifier (5) is canceled.

[0005]

Problems to be solved by the invention

In said prior art, the constitution is such that the demodulation data signal is fetched from the transmission state time of the preamble signal. As a result, the threshold level for signal detection in delay detection circuit (17) is set at a low level near the rise of the preamble signal. Consequently, when a noise is overlapped, the detection timing of delay detection deviates. As a result, a signal error takes place in the detected delay amount. The purpose of this invention is to solve the aforementioned problems of the conventional methods by providing a type of wireless equipment characterized by the fact that even when a signal noise is overlapped, it is still possible to suppress the detection error of the delay amount of the demodulation signal and to significantly improve the precision of the nonlinear compensation of the transmission amplifier.

[0006]

Means for solving the problems

In order to realize the aforementioned purpose, this invention provides a type of wireless equipment characterized by the following facts: the wireless equipment has a detecting means that fetches said demodulation data signal in a prescribed period and detects the maximum amplitude of said demodulation data signal, and a maximum value reception memory that stores a prescribed number of demodulation data signals around the demodulation data with the detected maximum value; the constitution is such that among the preamble demodulation data, for the demodulation data near the maximum amplitude value, delay detection is performed for the transmission preamble signal. As a result, the influence of the noise hardly takes effect, and error of the detected delay amount can be minimized.

[0007]

Embodiment of the invention

In the following, an application example of this invention will be explained with reference to Figures 1, 3 and 4. Just as in the aforementioned example of the prior art, in the example of explanation, the communication system is as follows: a preamble signal for variation in the amplitude shown in Figure 3 is transmitted for each frame before the data signal as shown in Figure 4, and, at the same time, the idle time of transmission (when connection is made to another channel) is used to perform the arithmetic operation processing for distortion correction and delay correction.

[0008]

As shown in Figure 1, the transmitted preamble signal and data signal are input to input terminal (1), and multiplier (2) is used to multiply the signal with the distortion correction value from distortion correction value storage memory (13), followed by conversion to an analog signal with D/A converter (3). Then, a prescribed modulation processing, such as multi-value QAM, or the like, is performed with modulator (4), and the signal is amplified to a prescribed power level with transmission amplifier (5), followed by output through branching filter (6) and output from antenna (7). A portion of the transmission output signal is attenuated with attenuator (8), and is then fed back through switch (9) to the reception unit.

[0009]

The signal fed back to the reception unit is demodulated with demodulator (10), and is converted to a digital signal with A/D converter (11). In the signal, the preamble demodulation data obtained by demodulation of the preamble signal is sent to maximum amplitude detection unit (21), and it is fetched and stored temporarily in a register. For the fetched preamble demodulation data, the various amplitude values are compared with each other, and the maximum amplitude value is detected. Then, around the preamble demodulation data of the detected maximum amplitude value, the preamble demodulation data contained in the data around it is extracted, and it is fed to maximum value reception memory (20) composed of, say, shift register or the like. The plurality (say, 3) of preamble demodulation data around the maximum amplitude value are stored in maximum value reception memory (20).

[0010]

Correction of the delay amount of the demodulation data signal is carried out as follows: the preamble demodulation data near the maximum amplitude value stored in said maximum value reception memory (20) is output through delay correction unit (15), and is compared with the preamble signal on the transmission side (near the maximum amplitude value) with delay detection circuit (17). The obtained error signal is used to control the delay amount of delay correction unit (15). Consequently, even when a noise is overlapped, because the maximum amplitude level of the preamble signal is set at a value much higher than the noise level, compared with the prior art, it is possible to set the signal detection threshold level in delay detection circuit (17) on a much higher value. Consequently, it is possible to significantly reduce the deviation of the detection timing of detection of the delay amount, and it is possible to perform high precision detection and correction for the delay amount of the demodulation signal. In this way, with comparison/distortion correction value computing circuit (12), the preamble demodulation data, for which the delay amount is corrected at a high precision, is compared with

the transmission preamble signal, and, from the difference signal, the distortion correction value of transmission amplifier (5) is computed. Then, the computed distortion correction is used to determine the distortion correction values corresponding to the amplitude values of all of the transmission data signals. Then, the distortion correction values are written in the addresses computed with memory address computing circuit (14), respectively.

[0011]

As shown in Figure 4, for example, when the TDMA system is adopted as the multiple access system between the wireless stations, at the next transmission frame timing, as the transmission data signal is input to input terminal (1), the distortion correction value corresponding to the amplitude value of the transmission data signal is read from distortion correction storage memory (13), and it is multiplied to the transmission data signal. As a result, for the transmission data signal, the nonlinear distortion of transmission amplifier (5) is canceled and compensated, so that the nonlinear distortion of transmission amplifier (5) can be corrected in an adaptive way. Also, this invention is not limited to said the TDMA system. It also can be adopted when the FDMA system or the CDMA system is adopted as the multiple access system in the communication system in which the preamble and the reference signal corresponding to the preamble signal is transmitted periodically. Consequently, the application range of this invention is wide.

[0012]

Effects of the invention

This invention has a constitution in which the maximum amplitude of the preamble demodulation data is detected, the preamble demodulation data near the maximum amplitude is stored and it is compared with the transmission preamble signal. Consequently, when the delay amount of the demodulation data is detected, the deviation in the detection timing due to the peripheral noise, etc. can be reduced significantly. As a result, the detection error of the delay amount, and thus the computing error of the nonlinear distortion correction amount, can be reduced significantly. Consequently, the effect in distortion compensation can be significantly improved.

Brief description of the figures

Figure 1 is a block diagram illustrating an application example of this invention.

Figure 2 is a block diagram illustrating an example of the constitution of the wireless equipment in the prior art.

Figure 3 is a diagram illustrating an example of the transmission preamble signal.

Figure 4 is a diagram illustrating an example of the TDMA transmission slot.

Brief description of part numbers

- | | |
|----|--|
| 1 | Input terminal |
| 2 | Multiplier |
| 3 | D/A converter |
| 4 | Modulator |
| 5 | Transmission amplifier |
| 6 | Branching filter |
| 7 | Antenna |
| 8 | Attenuator |
| 9 | Switch |
| 10 | Demodulator |
| 11 | A/D converter |
| 12 | Comparison/distortion correction value computing circuit |
| 13 | Distortion correction value storage memory |
| 14 | Memory address computing circuit |
| 15 | Delay correction unit |
| 16 | Reception memory |
| 17 | Delay detecting circuit |
| 20 | Maximum value reception memory |
| 21 | Maximum amplitude value detecting unit |




Figure 1

- Key:
- 1 Input terminal
 - 2 Multiplier
 - 3 D/A converter
 - 4 Modulator
 - 5 Transmission amplifier
 - 6 Branching filter
 - 7 Antenna
 - 8 Attenuator
 - 9 Switch
 - 10 Demodulator
 - 11 A/D converter
 - 12 Comparison/distortion correction value computing circuit
 - 13 Distortion correction value storage memory
 - 14 Memory address computing circuit
 - 15 Delay correction unit
 - 17 Delay detecting circuit
 - 20 Maximum value reception memory




Figure 2

- Key:
- | | |
|----|--|
| 1 | Input terminal |
| 2 | Multiplier |
| 3 | D/A converter |
| 4 | Modulator |
| 5 | Transmission amplifier |
| 6 | Branching filter |
| 7 | Antenna |
| 8 | Attenuator |
| 9 | Switch |
| 10 | Demodulator |
| 11 | A/D converter |
| 12 | Comparison/distortion correction value computing circuit |
| 13 | Distortion correction value storage memory |
| 14 | Memory address computing circuit |
| 15 | Delay correction unit |
| 16 | Reception memory |
| 17 | Delay detecting circuit |




Figure 3

Key: 1 Amplitude
2 Time




Figure 4

Key: 1 Envelope level
2 Time
3 Current output slot signal
4 Next output slot signal
5 Preamble signal

6	Data signal
7	Signal fetching
8	Computing time
9	Self channel
10	Other channel
11	Frame